
Polycopié d'exercices et examens résolus
Électronique Numérique



Filières : 1ère Année Cycle Ingénieur GSTR1 & GINF1

M. Moussaoui

TABLE DE MATIERE

Chapitre I 5

Numérisation et L'Algèbre de Boole 5

Chapitre II 7

Simplification par diagramme de Karnaugh 7

CHAPITRE III 10

FONCTIONS ET CIRCUITS COMBINATOIRES 10

CHAPITRE IV 14

LES BASCULES 14

CHAPITRE V 20

LES COMPTEURS 20

CORRECTIONS 23

CHAPITRE I 23

NUMERISATION ET L'ALGEBRE DE BOOLE 23

CORRECTIONS 28

CHAPITRE II 28

Simplification par diagramme de Karnaugh 28

CORRECTIONS 36

CHAPITRE III 36

FONCTIONS ET CIRCUITS COMBINATOIRES 36

CORRECTIONS 41

CHAPITRE IV 41

LES BASCULES 41

CORRECTIONS 46

CHAPITRE V 46

LES COMPTEURS 46

CHAPITRE I

NUMERISATION ET L'ALGEBRE DE BOOLE

Objectifs :

- Conversions entre bases de numération
- Représentation binaire des nombres signés
- Propriétés des variables et fonctions logiques
- Les fonctions logiques élémentaires
- Propriétés des fonctions logiques élémentaires
- Représentation des fonctions logiques
- Simplification des fonctions logiques
- Simplification algébrique

Exercice 1

1. Exprimer en binaire le nombre décimal $965_{(10)}$, le ombre octal $607_{(8)}$ et le nombre hexadécimal $A8B_{(16)}$.
2. Exprimer en octal le nombre binaire $10111010_{(2)}$, le nombre décimal $1157_{(10)}$ et le nombre hexadécimal $F1F_{(16)}$.
3. Exprimer en hexadécimal le nombre binaire $10110110011101_{(2)}$, le nombre octal $7106_{(8)}$ et le nombre décimal $3589_{(10)}$.
4. Exprimer en décimal le nombre binaire $10010111_{(2)}$, le nombre octal $146_{(8)}$ et le nombre hexadécimal $C0E_{(16)}$

Exercice 2

Coder en complément à deux sur 8 bits les nombres décimaux suivants :

- 34
- -23
- -128
- 0

Exercice 3

Simplifier algébriquement les fonctions suivantes :

1. $F_1 = (X+Y)(\overline{X}+Y)$
2. $F_2 = \overline{X}\,\overline{Y} + XY + \overline{X}Y$
3. $F_3 = XY + \overline{Z} + Z(\overline{X}+\overline{Y})$
4. $F_4 = X(\overline{Y}\,\overline{Z}+YZ) + \overline{X}Y\overline{Z} + \overline{X}\,\overline{Y}\,Z$
5. $F_5 = (X+\overline{Y})(X\overline{Y}+Z)Z$
6. $F_6 = X\overline{Y} + Z\overline{T} + \overline{X}\,\overline{Y} + \overline{Z}\,\overline{T}$

Exercice 4

Établir les tables de vérité des fonctions suivantes, puis les écrire sous les deux formes canoniques et tracer leur logigramme correspondant

1. $F_1 = XY + YZ + XZ$
2. $F_2 = X + YZ + \overline{Y}\,\overline{Z}\,T$
3. $F_3 = (X+Y)(\overline{X}+Y+Z)$

CHAPITRE II

SIMPLIFICATION PAR DIAGRAMME DE KARNAUGH

Objectifs :

- Fonction de 2 variables
- Fonction de 3 variables
- Fonction de 4 variables
- Principe de la simplification par Diagramme de Karnaugh
- Techniques à appliquer sur un diagramme de Karnaugh quelconque
- Cas des fonctions incomplètement spécifiées


Exercice I – Conception de circuit

Dans un jeu télévisé, une équipe est constituée de 4 personnes. Chaque personne dispose d'un Interrupteur qui produit un signal vrai lorsque le joueur pèse dessus. Vous devez créer un circuit qui détecte si au moins deux joueurs pèsent sur le bouton en même temps. Vous avez le droit d'utiliser exclusivement des portes NAND. Proposer votre meilleur circuit.


Exercice II – Application des tableaux de Karnaugh

On désire afficher, sur un afficheur 7 segments, les chiffres de 0 à 9. Nous allons donc réaliser pour cela un décodeur recevant en entrée un code DCB (Décimal Codé Binaire) sur 4 bits (compris entre 0000(2) et 1001(2)), et fournissant en sortie 7 signaux qui permettront d'alimenter les segments de l'afficheur. Les entrées s'appellent E1 à E4, E1 étant le bit de poids faible. Les sorties s'appellent Sa, Sb, Sc, Sd, Se, Sf, et Sg, et alimentent respectivement les segments a à g de l'afficheur.


Symbole du décodeur à fabriquer :



Rappel du repérage des segments d'un afficheur 7 segments :



Affichage des chiffres sur l'afficheur 7 segments :



Si une sortie du décodeur est à l'état logique 1, le segment correspondant à cette sortie est allumé, et si une sortie est à l'état logique 0, le segment correspondant est éteint.

Complétez la table de vérité ci-dessous du décodeur, puis recherchez en utilisant les tableaux de Karnaugh les équations simplifiées des 7 sorties du décodeur, en fonction des entrées E1 à E4.

Table de vérité du décodeur :

E4	E3	E2	E1	Sa	Sb	Sc	Sd	Se	Sf	Sg	Symbole affiché :
0	0	0	0								**0**
0	0	0	1								**1**
0	0	1	0								**2**
0	0	1	1								**3**
0	1	0	0								**4**
0	1	0	1								**5**
0	1	1	0								**6**
0	1	1	1								**7**
1	0	0	0								**8**
1	0	0	1								**9**

Remarque importante : Seuls les codes présents dans cette table de vérité (code

DCB de 0 à 9) seront appliqués sur les entrées du décodeur.

CHAPITRE III

FONCTIONS ET CIRCUITS COMBINATOIRES

Objectifs :

- Fonctions et circuits combinatoires
- Les opérateurs arithmétiques.
- Les opérateurs de comparaison
- Les opérateurs de transcodage
- Les opérateurs d'aiguillage

Exercice I – Comparateur complet

On souhaite réaliser un comparateur de deux mots de n bits (figure 1) $A = An \ldots Ai \ldots A1$ et $B = Bn \ldots Bi \ldots B1$

Fonctionnement du comparateur :

- Si l'entrée de validation (V) vaut 0, alors les trois sorties (Egal : En), (Supérieur : Sn) et (Inférieur : In) sont égales à 0.
- Si l'entrée de validation (V) vaut 1, alors :
  - ✓ $Sn = 1$ ssi $A > B$
  - ✓ $In = 1$ ssi $A < B$
  - ✓ $En = 1$ ssi $A = B$




Figure 1

1. Dans un premier temps, on souhaite réaliser un comparateur élémentaire de deux mots de 1 bit ($n = 1$). Etablir les équations des sorties S_1 , I_1 , et E_1 en fonction des entrées A_1, B_1, et V.
2. Dessiner le schéma de ce comparateur à partir d'opérateurs élémentaires (INV, NAND, AND, NOR, OR à 2, 3 ou 4 entrées).
3. On souhaite maintenant étendre l'amplitude du comparateur à deux mots de 2 bits. Établir les équations de S_2 , I_2 , et E_2 en fonction des bits A_2 , A_1, B_2 , B_1, et de l'entrée de validation V
4. Concevoir le schéma de ce comparateur en associant des comparateurs élémentaires et un minimum d'opérateurs (NAND, AND, NOR, OR à 2, 3 ou 4 entrées).
5. A partir des équations trouvées précédemment, établir les relations de récurrence ci-dessous :

$$S_n = \mathrm{f}(S_{n-1}, A_n, B_n, V)$$
$$I_n = \mathrm{g}(I_{n-1}, A_n, B_n, V)$$
$$E_n = \mathrm{h}(E_{n-1}, A_n, B_n, V)$$

Exercice II – Additionneur Complet

On veut réaliser l'addition S de 2 nombres A et B codés en binaires naturel sur n bits tels que :

A ⟶		A_n	A_{n-1}	…	A_1
B ⟶	+	B_n	Bn-1	…	B_1
S ⟶	=	S_n	S_{n-1}	…	S_1

A_n, B_n et S_n étant les bits de poids fort.

Demi-additionneur : on appelle S_i et C_i respectivement le résultat et la retenue de l'addition de 2 bits A_i et B_i indépendamment de la retenue C_{i-1} de l'addition des 2 bits précédents.

1. Etablir les tables de Karnaugh de S_i et C_i.
2. En déduire le diagramme logique de ces 2 fonctions en utilisant des fonctions élémentaires (OR, AND, XOR…)

Additionneur complet à retenue propagée (ripple carry) : pour réaliser l'addition de A et B, on additionne en commençant par les bits de poids faible, A_i , B_i et C_{i-1}. Le résultat est S_i et une retenue éventuelle C_i .

3. Faire les tables de Karnaugh de S_i et C_i .
4. En déduire le diagramme logique de ces fonctions. Précisez les circuits utilisés.
5. A partir du bloc élémentaire d'addition définit précédemment, définir le schéma réalisant l'addition de A et B (4 bits)


Exercice III –Encodeur Prioritaire

Dans le cas d'un encodeur prioritaire, si plusieurs lignes d'entrée sont actives simultanément, le résultat correspondant à une seule parmi celles-ci est affiché en sortie. Par exemple, si A_7 et A_8 sont dans l'état 1, l'encodeur prioritaire donne en sortie le code correspondant à « 8 ».

1. En tenant compte des informations précédentes, compléter la table de vérité ci-contre correspondant à un encodeur de priorité décimal.
2. Donner les équations logiques exprimant les Yi en fonction des variables d'entrée.

Exercice IV –Encodeur Prioritaire

Soit un circuit combinatoire à 5 lignes d'entrée et 3 lignes de sorties comme le montre la figure ci-dessous :



Le fonctionnement est le suivant :

- Lorsqu'une seule ligne d'entrée, parmi E_0, E_1, E_2, E_3 se trouve au niveau haut, son numéro est codé en binaire sur les sorties (BA**),**
- Si plusieurs lignes sont simultanément au niveau haut, on code le numéro le plus élevé,
- Si toutes les lignes d'entrée sont au niveau bas, on code (BA) = (00), mais on signale par E_{out}=1 que ce code n'est pas validé. Dans tous les autres cas E_{out}=0.
- Le fonctionnement décrit jusqu'ici s'observe lorsque E_{in}=1. Si E_{in}=0, on obtient B=A=E_{out} = 0.

1. Dresser la table e vérité du codeur.
2. Etablir les équations logiques des sorties A, B et Eout en fonction des entrées de E0…E3 et Ein.
3. Représenter le schéma logique du codeur

Exercice V –Multiplexeur


Soit la fonction :

$$F_{(abcd)} = (a + \bar{b}).\overline{(c + \bar{d})}$$

1. Donner la table de vérité de cette fonction.
2. Réaliser cette fonction à l'aide d'un multiplexeur à3 bits d'adresses (abc).
3. Réaliser cette fonction à l'aide d'un multiplexeur à 2 bits d'adresses (ab).

Exercice VI – Multiplexeur

Soit le montage suivant :



1. Donnez l'équation de S en fonction de A, B, C, D, et E
2. Tracer le logigramme correspondant

CHAPITRE IV


LES BASCULES

Objectifs :

- Bascule RS
- Bascule D latch
- Bascule D à déclenchement sur front
- Bascule JK à déclenchement sur front
- Initialisation des circuits séquentiels
- Les registres


Exercice I

1. La figure montre une bascule JK déclenchée par front positif. Complétez le chronogramme.



(a) (b)

2. Considérez la bascule D déclenchée par front positif illustrée à la figure. Complétez le chronogramme.



(a) (b)

Exercice II

On se propose d'étudier le comportement d'un petit circuit (Fig. 1) comprenant 2 bascules D et 2 portes combinatoires. On suppose que l'on force les entrées du circuit comme indiqué sur le chronogramme (figure 2). Complétez le chronogramme des nœuds intermédiaires et de la sortie.




Fig . 1




Fig. 2

Exercice III

Le circuit de la figure 1 est composé d'une bascule D, une bascules T et une bascule JK:





Fig. 3

NB :

- Les bascules sont initialisées à 0.
- Les sorties des bascules varier après un retard suivant l'événement déclencheur, soit une division de la grille.

-

1. Donnez le chronogramme des signaux Y, Z et W



Exercice IV

Soit le circuit suivant :





Fig.4

1. Compléter le chronogramme ci-dessous
2. Quelle est la fonction réalisée ?



Exercice V

On rappelle qu'un registre à décalages sur n bits est pourvu de n sorties d_1 à d_n et d'une entrée s (dite « entrée série »). Au temps t +1, la valeur de chaque sortie d_i; $i \in [2\ldots n]$, est égale à la valeur prise par la sortie d_{i-1} au temps t. La valeur de d_1 au temps t +1 est égale à la valeur de l'entrée s au temps t.

1. Réaliser un registre à décalages sur 6 bits à l'aide de bascules D
2. Expliciter les valeurs prises par les sorties d_1 à d_6 avec comme entrée le mot 110. Écrire l'évolution des valeurs de sortie pour les temps t = 0 à 6. La valeur d'entrée avant et après le mot est de 0.

Exercice VI : Registre à décalage

Un registre à décalage est constitué de N bascules D mises en série de la manière indiquée sur la figure 1; dans ce cas, le registre comporte 4 bascules, toutes reliées à une horloge commune H de période T. On a accès à l'entrée E, à la sortie S et au mot de 4 bit "interne" Q = Q4Q3Q2Q1 (Q4 = MSB et Q1 = LSB). A tout instant, l'état du registre est déterminé par la valeur du mot Q ; on passe d'un état à un état suivant à chaque front montant d'horloge. Par exemple, de Q = 0110, on passe à 0011 (si E = 0) ou à 1011 (si E = 1)




Fig.5 Registre à décalage

On part de l'état Q = 1011, et on demande de donner la liste des 5 états suivants dans les 4 cas i, ii, iii et iv indiqués ci-dessous. Compléter les tableaux A, B, C et D. Donner la valeur décimale VD correspondante à chacun des états obtenus.

i. Lorsque E = 0

ii. Lorsque E = 1
iii. Lorsque E = Q_3
iv. Lorsque E = S.

N	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	
1					
2					
3					
4					
5					

tableau A : $E = 0$

N	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	
1					
2					
3					
4					
5					

tableau B : $E = 1$

N	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	
1					
2					
3					
4					
5					

tableau C : $E = Q_3$

N	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	
1					
2					
3					
4					
5					

tableau D : $E = S$

CHAPITRE V


LES COMPTEURS

Objectifs :


- Le diviseur par 2
- Compteur binaire asynchrone à cycle complet
- Compteur binaire asynchrone à cycle incomplet
- Décompteur binaire asynchrone
- Compteur binaire synchrone à cycle complet
- Compteur binaire synchrone à cycle incomplet

Exercice I

1. Tracer le chronogramme obtenu de H et Q de la figure ci-contre.
2. Quelle est la fréquence F_Q de Q par rapport à la fréquence de l'horloge F_H ?




Pour la figure suivante :




3. Tracer les chronogrammes de Q1 et de Q2 pour le signal d'horloge H . Q1 et Q2 sont nuls à t=0
4. Quelles sont les fréquences de Q_1 et de Q_2 en fonction de F_H de H ? Quel est le déphasage entre Q_1 et Q_2

Exercice II

Soit le schéma à bascules suivant :



1. Sur quel front fonctionnent les bascules ?
2. A quel niveau logique les entrées *R* sont-elles actives ?
3. Compléter les chronogrammes de Qa, Qb, Qc et de *R* (à l'état initial, $Q_a=Q_b=Q_c=$ "0")
4. Donner un nom à cette structure ?



Exercice III : Compteurs asynchrones

1. Dessinez le schéma d'un diviseur de fréquence par 2 à base de bascules D, puis à bascules JK.
2. Dessinez le schéma et le chronogramme de sortie d'un décompteur asynchrone modulo 8 réalisé à partir de bascules D, puis à bascules JK
3. Comment modifier le schéma précédent pour obtenir un compteur asynchrone par 8 ?

Exercice IV : Compteurs synchrones à bascules D

On souhaite réaliser un compteur synchrone modulo 5.

1. Combien de bascules D sont nécessaires ?
2. Etablissez la table de transition de ce compteur.
3. A l'aide de tableaux de Karnaugh, donnez les équations des entrées Di des différentes bascules
4. Dessinez le schéma du compteur

Exercice V : Compteur synchrone à bascules JK

Réaliser un compteur (modulo 8) synchrone à bascules JK.

CORRECTIONS

CHAPITRE I


NUMERISATION ET L'ALGEBRE DE BOOLE

Exercice 1

1. Exprimer en binaire le nombre décimal $965_{(10)}$, le nombre octal $607_{(8)}$ et le nombre hexadécimal $A8B_{(16)}$.

Réponse :

i. Conversion de Décimal en Binaire : $(965)_{10} \rightarrow X_2$



Résultat :

$$X_2 = 1111000101$$

ii. Conversion d'octal et hexadécimal en binaire : $(607)_8 \rightarrow Y_2$ et $(A8B)_8 \rightarrow Z_2$

Correspondance entre les chiffres Octaux, Hexadécimaux et respectivement triplets et quartets binaires :

Chiffre Octal	Chiffre Hexadécimal	Nombre binaire		Nombre Décimal
		Pour Octal	Pour Hexadécimal	
0	0	000	0000	0
1	1	001	0001	1
2	2	010	0010	2
3	3	011	0011	3
4	4	100	0100	4
5	5	101	0101	5
6	6	110	0110	6
7	7	111	0111	7

	8		1000	8
	9		1001	9
	A		1010	10
	B		1011	11
	C		1100	12
	D		1101	13
	E		1110	14
	F		1111	15

Le nombre octal **607** est converti en binaire de la façon suivante **:**

$$\begin{array}{ccc} 6 & 0 & 7 \\ \downarrow & \downarrow & \downarrow \\ 110 & 000 & 111 \end{array}$$

Résultat :

$$Y_2 = 110000111$$

Le nombre hexadécimal **A8B** est converti en binaire de la façon suivante **:**

$$\begin{array}{ccc} A & 8 & B \\ \downarrow & \downarrow & \downarrow \\ 1010 & 1000 & 1011 \end{array}$$

Résultat :

$$Z_2 = 101010001011$$

2. Exprimer en octal le nombre binaire 10111010_2, le nombre décimal 1157_{10} et le nombre hexadécimal $F1F_{16}$.

Réponse :

i. Conversion de binaire en octal $(\mathbf{10111010})_2 \rightarrow \boldsymbol{X_8}$


Le nombre binaire **10111010** est converti en octal de la façon suivante **:** ce nombre divisé en triplets, puis on écrit pour chaque triplet le nombre octal correspondant

$$\begin{array}{ccc} 010 & 111 & 010 \\ \downarrow & \downarrow & \downarrow \\ 2 & 7 & 2 \end{array}$$

Résultat :

$$X_8 = 272$$

ii. Conversion de Décimal en octal $(\mathbf{1157})_2 \rightarrow \boldsymbol{Z_8}$



Résultat :

$$Z_8 = 2205$$

iii. Conversion de Hexadécimal en octal $(F1F)_{16} \rightarrow Y_8$

Le nombre Hexadécimal **F1F** est converti en octal en deux étapes **:**

$$(F1F)_{16} \rightarrow Y'_2 \rightarrow Y_8$$

Première étape :

$$\begin{array}{ccc} F & 1 & F \\ \downarrow & \downarrow & \downarrow \\ 1111 & 0001 & 1111 \end{array}$$

$$Y'_2 = 111100011111$$

Deuxième étape :

$$\begin{array}{cccc} 111 & 100 & 011 & 111 \\ \downarrow & \downarrow & \downarrow & \downarrow \\ 7 & 4 & 3 & 7 \end{array}$$

Résultat :

$$Y_8 = 7437$$

3. Exprimer en hexadécimal le nombre binaire $10110110011101_{(2)}$, le nombre octal $7106_{(8)}$ et le nombre décimal $3589_{(10)}$.

Réponse :

i. Conversion de binaire en Hexadécimal $(10110110011101)_2 \rightarrow X_{16}$

$$\begin{array}{cccc} 0010 & 1101 & 1001 & 1101 \\ \downarrow & \downarrow & \downarrow & \downarrow \\ 2 & D & 9 & D \end{array}$$

Résultat :

$$X_8 = 2D9D$$

ii. Conversion de Octal en Hexadécimal $(7106)_8 \rightarrow Y_{16}$

Le nombre Octal **7106** est converti en Hexadécimal en deux étapes **:**

$$(7106)_8 \rightarrow Y'_2 \rightarrow Y_{16}$$

Première étape :

$$\begin{array}{cccc} 7 & 1 & 0 & 6 \\ \downarrow & \downarrow & \downarrow & \downarrow \\ 111 & 001 & 000 & 110 \end{array}$$

$$Y'_2 = 111001000110$$

Deuxième étape :

$$\begin{array}{ccc} 1110 & 0100 & 0110 \\ \downarrow & \downarrow & \downarrow \\ E & 4 & 6 \end{array}$$

Résultat :

$$Y_{16} = E46$$

iii. Conversion de Décimal en Hexadécimal $(3589)_{10} \rightarrow Z_{16}$

3589	16		
5	224	16	
	0	14	8
		14	0

Résultat :

$$Z_{16} = E05$$

4. Exprimer en décimal le nombre binaire $10010111_{(2)}$, le nombre octal $146_{(8)}$ et le nombre hexadécimal $C0E_{(16)}$.

Réponse :

i. Conversion de binaire en Décimal $(10010111)_2 \rightarrow X_{10}$

$$\begin{array}{c} 76543210 \\ \downarrow\downarrow\downarrow\downarrow\downarrow\downarrow\downarrow\downarrow \\ 10010111 \end{array}$$

$$X_{10} = 1 \times 2^7 + 0 \times 2^6 + 0 \times 2^5 + 1 \times 2^4 + 0 \times 2^3 + 1 \times 2^2 + 1 \times 2^1 + 1 \times 2^0$$

$$X_{10} = 151$$

ii. Conversion d'Octal en Décimal $(146)_8 \rightarrow Y_{10}$

$$\begin{matrix} 2 & 1 & 0 \\ \downarrow & \downarrow & \downarrow \\ 1 & 4 & 6 \end{matrix}$$

$$Y_{10} = 1 \times 8^2 + 4 \times 8^1 + 6 \times 8^0$$

$$Y_{10} = 102$$

iii. Conversion de Hexadécimal en Décimal $(C0E)_{16} \rightarrow Z_{10}$

$$\begin{matrix} 2 & 1 & 0 \\ \downarrow & \downarrow & \downarrow \\ C & 0 & E \end{matrix}$$

$$Y_{10} = 12 \times 16^2 + 0 \times 16^1 + 14 \times 16^0$$

$$Z_{10} = 3086$$

Exercice 2

Simplifier algébriquement les fonctions suivantes :

1. $F_1 = (A + B)(\bar{A} + B)$

Réponse :

$$F_1 = (A + B)(\bar{A} + B) = A\bar{A} + AB + \bar{A}B + BB = AB + \bar{A}B = B(A + \bar{A}) = B$$

2. $F_2 = \bar{A}\bar{B} + AB + \bar{A}B$

Réponse :

$$F_2 = \bar{A}\bar{B} + AB + \bar{A}B = \bar{A}(\bar{B} + B) + AB = \bar{A} + AB = \bar{A} + B$$

3. $F_3 = AB + \bar{C} + C(\bar{A} + \bar{B})$

Réponse :

$$F_3 = AB + \bar{C} + C(\bar{A} + \bar{B}) = AB + \bar{C} + \bar{A} + \bar{B} = \bar{A} + B + \bar{C} + \bar{B} = 1 + \bar{A} + \bar{C} = 1$$

4. $F_4 = A(\bar{B}\bar{C} + BC) + \bar{A}B\bar{C} + \bar{A}\bar{B}C$

Réponse :

$$F_4 = A(\bar{B}\bar{C} + BC) + \bar{A}B\bar{C} + \bar{A}\bar{B}C = A\overline{(A \oplus B)} + \bar{A}(B\bar{C} + \bar{B}C) = A\overline{(A \oplus B)} + \bar{A}(B \oplus C)$$

$$F_4 = A \oplus B \oplus C$$

CORRECTIONS


CHAPITRE II

SIMPLIFICATION PAR DIAGRAMME DE KARNAUGH

Exercice 2

Réponse :

L'objectif de l'exercice est de réaliser un **décodeur** dont la fonction est de convertir un **chiffre hexadécimal** (codé sur 4 bits a, b, c d) en un **caractère** sur l'afficheur



1. **Table de vérité**

	E4	E3	E2	E1	A	B	C	D	E	F	G
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1
A	1	0	1	0	-	-	-	-	-	-	-
B	1	0	1	1	-	-	-	-	-	-	-
C	1	1	0	0	-	-	-	-	-	-	-
D	1	1	0	1	-	-	-	-	-	-	-
E	1	1	1	0	-	-	-	-	-	-	-
F	1	1	1	1	-	-	-	-	-	-	-

2. **Les équations simplifiées des 7 sorties du décodeur, en fonction des entrées E1 à E4**

i. La sortie A :

E4	E3	E2	E1	A
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie A

E4E3 / E2E1	00	01	11	10
00	1	0	-	1
01	0	1	-	1
11	1	1	-	-
10	1	1	-	-

$$A = E_4 + E_2 + \overline{E_1}.\overline{E_3} + E_1E_3 = E_4 + E_2 + \overline{E_1 \oplus E_3}$$

ii. La sortie B :

E4	E3	E2	E1	B
0	0	0	0	1
0	0	0	1	1
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	0
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie B

E4E3 \ E2E1	00	01	11	10
00	1	1	-	1
01	1	0	-	1
11	1	1	-	-
10	1	0	-	-

$$B = \overline{E_3} + \overline{E_1}.\overline{E_2} + E_1E_2 = \overline{E_3} + \overline{E_1 \oplus E_2}$$

iii. La sortie C :

E4	E3	E2	E1	C
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1

1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie C

E4E3 / E2E1	00	01	11	10
00	1	1	-	1
01	1	1	-	1
11	1	1	-	-
10	0	1	-	-

$$C = E_1 + \overline{E_2} + E_3$$

iv. La sortie D :

E4	E3	E2	E1	D
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie D

E4E3 / E2E1	00	01	11	10
00	1	0	-	1
01	0	1	-	1
11	1	0	-	-
10	1	1	-	-

$$D = E_4 + \overline{E_1}.\overline{E_3} + \overline{E_1}.E_2 + E_2.\overline{E_3} + E_1.\overline{E_2}.E_3$$

iv. La sortie E :

E4	E3	E2	E1	E
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	0
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie E

E4E3 / E2E1	00	01	11	10
00	1	0	-	1
01	0	0	-	0
11	0	0	-	-
10	1	1	-	-

$$E = \overline{E_1}.E_2 + \overline{E_1}.\overline{E_3}$$

iv. La sortie F :

E4	E3	E2	E1	F
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	0
0	1	0	0	1
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie F

E4E3 / E2E1	00	01	11	10
00	1	1	-	1
01	0	1	-	1
11	0	0	-	-
10	0	1	-	-

$$F = E_4 + \overline{E_1}.\overline{E_2} + \overline{E_1}.E_3 + \overline{E_2}.E_3$$

v. La sortie G :

E4	E3	E2	E1	G
0	0	0	0	0
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	1
0	1	0	1	1

0	1	1	0	1
0	1	1	1	0
1	0	0	0	1
1	0	0	1	1
1	0	1	0	-
1	0	1	1	-
1	1	0	0	-
1	1	0	1	-
1	1	1	0	-
1	1	1	1	-

Tableau de Karnaugh de la sortie G

E4E3 / E2E1	**00**	**01**	**11**	**10**
00	0	1	-	1
01	0	1	-	1
11	1	0	-	-
10	1	1	-	-

$$G = E_4 + \overline{E_2}.E_3 + \overline{E_1}.E_3 + E_2\overline{E_3}$$

CORRECTIONS

CHAPITRE III

FONCTIONS ET CIRCUITS COMBINATOIRES

Exercice 1

1. Etablir les équations des sorties S_1 , I_1 , et E_1 en fonction des entrées A_1, B_1, et V.

Réponse :

La table de vérité du comparateur élémentaire de deux mots de 1 bit :

V	A_1	B_1	S_1	I_1	E_1
0	X	X	0	0	0
1	0	0	0	0	1
1	0	1	0	1	0
1	1	0	1	0	0
1	1	1	0	0	1

Donc :


$$\boldsymbol{S_1 = V.A_1.\overline{B_1}}$$

$$\boldsymbol{I_1 = V.\overline{A_1}.B_1}$$

$$\boldsymbol{E_1 = V.(A_1.B_1 + \overline{A_1}.\overline{B_1}) = V.\overline{A_1 \oplus B_1}}$$

2. Dessiner le schéma de ce comparateur à partir d'opérateurs élémentaires (INV, NAND, AND, NOR, OR à 2, 3 ou 4 entrées).

Réponse :



3. Établir les équations de S_2 , I_2 , et E_2 en fonction des bits A_2 , A_1, B_2 , B_1, et de l'entrée de validation V,

Réponse :

La table de vérité du comparateur à deux mots de 2 bits :

V	A		B		S_2	I_2	E_2
	A_2	A_1	B_2	B_1			
0	X	X	X	X	0	0	0
1	0	0	0	0	0	0	1
1	0	0	0	1	0	1	0
1	0	0	1	0	0	1	0
1	0	0	1	1	0	1	0
1	0	1	0	0	1	0	0
1	0	1	0	1	0	0	1
1	0	1	1	0	0	1	0
1	0	1	1	1	0	1	0
1	1	0	0	0	1	0	0
1	1	0	0	1	1	0	0
1	1	0	1	0	0	0	1
1	1	0	1	1	0	1	0
1	1	1	0	0	1	0	0
1	1	1	0	1	1	0	0
1	1	1	1	0	1	0	0
1	1	1	1	1	0	0	1

Tableau de Karnaugh de la sortie S_2 :

A_2A_1 / B_2B_1	00	01	11	10
00	0	1	1	1
01	0	0	1	1
11	0	0	0	0
10	0	0	1	0

$$S_2 = V.(A_2.\overline{B_2} + A_1.A_2.\overline{B_1} + A_1.\overline{B_1}.\overline{B_2})$$

Ou encore

$$S_2 = V.\left(A_2.\overline{B_2} + A_1.\overline{B_1}(\overline{A_2 \oplus B_2})\right)$$

Tableau de Karnaugh de la sortie I_2

A_2A_1 / B_2B_1	00	01	11	10
00	0	0	0	0
01	1	0	0	0
11	1	1	0	1
10	1	1	0	0

$$\boldsymbol{I_2 = V.(\overline{A_2}.B_2 + .\overline{A_1}.B_1.B_2 + .\overline{A_1}.\overline{A_2}.B_1)}$$

Ou encore

$$\boldsymbol{I_2 = V.\left(\overline{A_2}.B_2 + \overline{A_1}.B_1(\overline{A_2 \oplus B_2})\right)}$$


Tableau de Karnaugh de la sortie E_2

A_2A_1 / B_2B_1	00	01	11	10
00	1	0	0	0
01	0	1	0	0
11	0	0	1	0
10	0	0	0	1

$$\boldsymbol{E_2 = V.(\overline{A_1 \oplus B_1}.\overline{A_2 \oplus B_2})}$$

4. Concevoir le schéma de ce comparateur en associant des comparateurs élémentaires et un minimum d'opérateurs (NAND, AND, NOR, OR à 2, 3 ou 4 entrées).

Réponse :



5. A partir des équations trouvées précédemment, établir les relations de récurrence ci-dessous :

Réponse :

$$S_n = f(S_{n-1},\ A_n, B_n, V)$$

$$I_n = g(I_{n-1},\ A_n, B_n, V)$$


$$E_n = h(E_{n-1},\ A_n, B_n, V)$$

On déduit de la question précédente :

$$S_n = V.\left(A_n.\overline{B_n} + A_n.\overline{B_n}(\overline{A_n \oplus B_n})\right)$$

$$I_n = V.\left(\overline{A_n}.B_n + \overline{A_n}.B_n(\overline{A_n \oplus B_n})\right)$$

$$E_n = E_{n-1}.(\overline{A_n \oplus B_n})$$



CORRECTIONS


CHAPITRE IV

LES BASCULES

Exercice I


1. La figure montre une bascule JK déclenchée par front positif. Complétez le chronogramme.

Réponse :



2. Considérez la bascule D déclenchée par front positif illustrée à la figure. Complétez le chronogramme.


Réponse :



Exercice III

1. Donnez le chronogramme des signaux Y, Z et W


Réponse :



Exercice IV

1. Compléter le chronogramme ci-dessous

Réponse :



2. Quelle est la fonction réalisée ?

Réponse :


La fonction réalisée est un registre à décalage circulaire à droite et le cycle réalisé est :

0⟶ 1⟶ 3 ⟶7 ⟶F⟶ E⟶ C⟶ 8 ⟶0

Exercice V

3. Réaliser un registre à décalages sur 6 bits à l'aide de bascules D

Réponse :



4. Écrire l'évolution des valeurs de sortie pour les temps t = 0 à 6. La valeur d'entrée avant et après le mot est de 0.

Réponse :

t	d_1	d_2	d_3	d_4	d_5	d_6
0	0	0	0	0	0	0
1	1	0	0	0	0	0
2	1	1	0	0	0	0
3	0	1	1	0	0	0
4	0	0	1	1	0	0
5	0	0	0	1	1	0
6	0	0	0	0	1	1

Exercice VI : Registre à décalage

1. Compléter les tableaux A, B, C et D. Donner la valeur décimale V_D correspondante à chacun des états obtenus.
   i. Lorsque E = 0

Réponse :

N°	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	11
1	0	1	0	1	5
2	0	0	1	0	2
3	0	0	0	1	1
4	0	0	0	0	0
5	0	0	0	0	0

Tableau A : $E = 0$

   ii. Lorsque E = 1

Réponse :

N°	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	11
1	1	1	0	1	13
2	1	1	1	0	14
3	1	1	1	1	15
4	1	1	1	1	15
5	1	1	1	1	15

Tableau A : $E = 1$

iii. Lorsque E = Q_3

Réponse :

N°	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	11
1	0	1	0	1	5
2	1	0	1	0	10
3	0	1	0	1	6
4	1	0	1	0	10
5	0	1	0	1	5

Tableau A : $E = Q_3$

iv. Lorsque E = S.

v. Réponse :

N°	Q_4	Q_3	Q_2	Q_1	V_D
-	1	0	1	1	11
1	1	1	0	1	13
2	1	1	1	0	14
3	0	1	1	1	7
4	1	0	1	1	11
5	1	1	0	1	13

Tableau A : $E = S$


CORRECTIONS

CHAPITRE V


LES COMPTEURS

Exercice I

1. Tracer le chronogramme obtenu de H et Q de la figure ci-contre



Réponse :




2. Quelle est la fréquence F_Q de Q par rapport à la fréquence de l'horloge F_H ?

Réponse :

$$F_Q = \frac{F_H}{2}$$

3. Tracer les chronogrammes de Q1 et de Q2 pour le signal d'horloge H . Q1 et Q2 sont nuls à t=0

Réponse :




4. Quelles sont les fréquences de Q_1 et de Q_2 en fonction de F_H de H ? Quel est le déphasage entre Q_1 et Q_2

Réponse :

$$T_{Q1} = T_{Q2} = 2T_H \qquad F = \frac{1}{T}$$
$$F_{Q1} = F_{Q2} = \frac{1}{2}F_H$$

Exercice II

Soit le schéma à bascules suivant :



1. Sur quel front fonctionnent les bascules ?


Réponse : Front descendent

2. A quel niveau logique les entrées *R* sont-elles actives ?

Réponse : niveau logique bas « 0 »

3. Compléter les chronogrammes de Qa, Qb, Qc et de *R* (à l'état initial, Q_a=Q_b=Q_c= "0")

Réponse :




4. Donner un nom à cette structure ?

Réponse : Un compteur asynchrone à cycle incomplet modulo (6)

Exercice III : Compteurs asynchrones


1. Dessinez le schéma d'un diviseur de fréquence par 2 à base de bascules D, puis à bascules JK.

Réponse :




2. Dessinez le schéma et le chronogramme de sortie d'un décompteur asynchrone modulo 8 réalisé à partir de bascules D, puis à bascules JK

Réponse : décompteur asynchrone modulo 8 à base de bascules D



Réponse : décompteur asynchrone modulo 8 à base de bascules JK



Exercice IV : Compteurs synchrones à bascules D

On souhaite réaliser un compteur synchrone modulo 5.

1. Combien de bascules D sont nécessaires ?
   Réponse : 3 bascules D
2. Etablissez la table de transition de ce compteur.
   Réponse :

Q_3	Q_2	Q_1	Q_3^+	Q_2^+	Q_1^+
0	0	0	0	0	1
0	0	1	0	1	0
0	1	0	0	1	1
0	1	1	1	0	0
1	0	0	0	0	0

3. A l'aide de tableaux de Karnaugh, donnez les équations des entrées Di des différentes bascules

Réponse :

$$Q_1^+ = D_1$$

Q_3 \ Q_2Q	00	01	11	10
0	1	0	O	1
1	0	-	-	-

$$D_1 = \overline{Q_1}\,\overline{Q_3}$$

$$Q_2^+ = D_2$$

Q_3 \ Q_2Q	00	01	11	10
0	0	1	O	1
1	0	-	-	-

$$D_2 = Q_1 \oplus Q_2$$

$$Q_3^+ = D_3$$

Q_3 \ Q_2Q	00	01	11	10
0	0	0	1	0
1	0	-	-	-

$$D_3 = Q_1 Q_2$$

4. Dessinez le schéma du compteur

Réponse :

Exercice V : Compteur synchrone à bascules JK

Réaliser un compteur (modulo 8) synchrone à bascules JK.

Réponse :

Table d'excitation de la bascule JK

États		Contributions	
Présent Q	Suivant Q^+	J	K
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

Table d'excitation du circuit

Q3	Q2	Q1	Q3+	Q2+	Q1+	J3	K3	J2	K2	J1	K1
0	0	0	0	0	1	0	X	0	X	1	X
0	0	1	0	1	0	0	X	1	X	X	1
0	1	0	0	1	1	0	X	X	0	1	X
0	1	1	1	0	0	1	X	X	1	X	1
1	0	0	1	0	1	X	0	0	X	1	X
1	0	1	1	1	0	X	0	1	X	X	1
1	1	0	1	1	1	X	0	X	0	1	X
1	1	1	0	0	0	X	1	X	1	X	1

J_1

Q_3 \	00	01	11	10
0	1	X	X	1
1	1	X	X	1

$$J_1 = 1$$

K_1

Q_3	00	01	11	10
0	X	1	1	X
1	X	1	1	X

$$K_1 = 1$$

J_2

Q_3	00	01	11	10
0	0	1	X	X
1	0	1	X	X

$$J_2 = Q_1$$

K_2

Q_3 \ Q_2Q_1	00	01	11	10
0	X	X	1	0
1	X	X	1	0

$$K_2 = Q_1$$

J_3

Q_3 \ Q_2Q_1	00	01	11	10
0	0	0	1	0
1	X	X	X	X

$$J_3 = Q_1Q_2$$

K_3

Q_3 \ Q_2Q_1	00	01	11	10
0	X	X	X	X
1	0	0	1	0

$$K_3 = Q_1Q_2$$

